

B #6

IN THE UNITED STATES PATENT AND TRADEMARK OFFICE

n re application of:

Toshiya UCHIDA

Allowed: 1/25/93

Serial No.: 07/757,154

Group Art Unit: 2511

Filed: September 10, 1991

Examiner: D. Yoo

SEMICONDUCTOR MEMORY DEVICE HAVING WORD LINE DRIVER

BATCH NO.: J82

For

CLAIM FOR PRIORITY UNDER 35 U.S.C. 119

Honorable Commissioner of Patents and Trademarks Washington, D. C. 20231

April 20, 1993

sir:

The benefit of the filing date of the following prior foreign application is hereby requested for the above-identified application, and the priority provided in 35 U.S.C. 119 is hereby claimed:

Japanese Patent Appln. No. 2-244585 filed: September 14, 1990

In support of this claim, the requisite certified copy of said original foreign application is filed herewith.

It is requested that the file of this application be marked to indicate that the applicant has complied with the requirements of 35 U.S.C. 119 and that the Patent and Trademark Office kindly acknowledge receipt of this document.

In the event that any fees are due in connection with this paper, please charge our Deposit Account No. 14-1060.

Respectfully submitted,

NIKAIDO, MARMELSTEIN, MURRAY & ORAM

Charles M. Marmelstein

Reg. No. 25,895

Atty. Docket No.: P353-1506

Metropolitan Square 655 15th Street, N. W. Suite 330 - G Street Lobby Washington, D. C. 20005-5701

Tel: (202) 638-5000 Fax: (202) 638-4810

CMM: mms

Enclosure: Priority Document (1)





PATENT OFFICE

JAPANESE GOVERNMENT

This is to certify that the annexed is a true

copy of the following application as filed with this

office.

Date of Application:

September 14, 1990

Application Number:

Japanese Patent Application

No. 2-244585

Applicant(s):

FUJITSU LIMITED

November 1, 1991

Commissioner,

Patent Office

Wataru Fukazawa

(Seal)

..... a road





本国特許庁

PATENT OFFICE JAPANESE GOVERNMENT

別紙添付の書類は下記の出願書類の謄本に相違ないことを証明する。 This is to certify that the annexed is a true copy of the following application as filed with this Office.

出 願 年 月 日 Date of Application:

1990年9月14日

出 願 番 号 Application Number:

平成2年特許願第244585号


出 願 人 Applicant (s):

富士通株式会社

1991年11月1日

特許庁長官 Commissioner, Patent Office

深沢



国際特	許分類
サブクラス	グループ
G11C	11/34

特 許 原 原 (1) (14,000円) 平成 7 年 9 月 / 4 日 特 許 庁 長 官 殿

- 1 発明の名称半 導 体 記 憶 装 置
- 2 請求項の数 4
- 3 発明者住所 神奈川県川崎市中原区上小田中1015番地富士通株式会社内 氏名 内田 敏 也
- 4 特許出願人 郵便番号 211 住 所 神奈川県川崎市中原区上小田中1015番地 (522)名 称 富士通林式会社 代表者 関 澤 義
- 5 代理人 郵便番号 160 住所 東京都新宿区大京町 9 番地 エクシード四谷 2 階 (8747) 氏名 弁理士 北野 好人 電 話 (03)5379-8181

6 添附書類の日録

(1) 明細書

1 通

(2) 図 面

1 通

(3) 委任状

1 通

(4) 願書副本

1 通

発明の名称
半導体記憶装置

(.)

- 2. 特許請求の範囲
 - 1. 第1のワード線と、

前記第1のワード線と平行に設けられた第2の ワード線と、

前記第1のワード線及び第2のワード線に対し 直交する方向に設けられたワード線活性化信号供 給線と、

前記第1のワード線及び第2のワード線に対し 直交する方向に沿って形成された素子分離領域と、

前記素子分離領域に隣接して設けられ、前記ワード線活性化信号供給線に接続された第1の不純物領域と、デコーダに接続された第1のゲート電極と、前記第1のワード線に接続された第2の不純物領域とを有し、前記第1のワード線を活性化する第1のドライバと、

前記素子分離領域の前記第1のドライバの反対 側に設けられ、前記ワード線活性化信号供給線に 接続された第3の不純物領域と、前記第2のケート電極と、前記第2のケート 能された第2のゲート電極と、前記第2のロード線を有し、前記第2のワード線を活性化する第2のドライバと を備えたことを特徴とする半導体記憶装置。

2. 請求項1記載の半導体記憶装置において、前記ワード線活性化信号供給線は、いずれか一方がワード線活性化信号を発生する第1の昇圧信号線と第2の昇圧信号線とからなり、

前記第1のドライバの前記第1の不純物領域は前記第1の昇圧信号線に接続され、

前記第2のドライバの前記第3の不純物領域は前記第2の昇圧信号線に接続されている

ことを特徴とする半導体記憶装置。

3. 請求項1又は2記載の半導体記憶装置に おいて、

前記第1のドライバは、2個の前記第1の不純物領域と2個の前記第1のゲート電極を備え、

前記第1の不純物領域と前記第1のゲート電極により、前記第2の不純物領域を両側から挟んで 形成され、

前記第2のドライバは、2個の前記第3の不純物領域と2個の前記第2のゲート電極を備え、

前記第3の不純物領域と前記第2のゲート電極により、前記第4の不純物領域を両側から挟んで 形成されたこと

を特徴とする半導体記憶装置。

 (\cdot)

4. 請求項3記載の半導体記憶装置において、 前記2個の第1のゲート電極の各々の終端を接 続してU型の第1のゲート電極を形成し、

前記第2の不純物領域は、前記U型の第1のゲート電極に取り囲まれて形成され、

前記2個の第2のゲート電極の各々の終端を接続してU型の第2のゲート電極を形成し、

前記第4の不純物領域は、前記U型の第2のゲート電極に取り囲まれて形成されたことを特徴とする半導体記憶装置。

3. 発明の詳細な説明

[概要]

()

ワード線を駆動するワード・ドライバを有する 半導体記憶装置に関し、

ソースードレイン間耐圧及び素子間耐圧の低下を防止しつつ、信頼性が高く、集積度の優れた半 等体記憶装置を提供することを目的とし、

イバの反対側に設けられ、前記ワード線活性化信号供給線に接続された第3の不純物領域と、前記デコーダに接続された第2のゲート電極と、前記第2のワード線に接続された第4の不純物領とを有し、前記第2のワード線を活性化する第2のドライバとを備えたように構成する。

[産業上の利用分野]

本発明は、ワード線を駆動するワード・ドライ バを有する半導体記憶装置に関する。

[従来の技術]

近年、半導体記憶装置の高集積化が望まれ、ダイナミックRAM等の半導体記憶装置を構成する単位素子の微細化が進められている。単位素子、例えばダイナミックメモリセルの微細化の手段としては、ゲート長、ゲート酸化膜厚、素子間分離幅等の短縮があげられる。

い比例して低下させる必要がある。

 $i \rightarrow$

しかし、半導体記憶装置のワード・デコーダのように高い電圧を入力することが必要な回路においては、十分な耐圧を持たせる必要があり、そのためゲート長や素子間分離幅等の微細化に制限が生じている。

一方、セルの微細化にはワード線の間隔も狭くする必要がある。従って、例えばワード線を選択するワード・デコーダのワード・ドライバ列の単位回路の幅も、ワード線の間隔に応じて短縮する必要がある。

従来の半導体記憶装置のワード・ドライバを第 9図乃至第11図を用いて説明する。第9図は、 従来の半導体記憶装置のワード・ドライバの平面 図、第10図及び第11図は、それぞれ従来の半 導体記憶装置のワード・ドライバのA-A断面図、 B-B断面図である。

第9図は、ワード・デコーダに対してプリ・デコードされたワード線活性化信号を用いるため、2つの昇圧信号線100及び200が設けられた

ワード・ドライバを示している。ワード・ドライ バは、 n チャネル M O S トランジスタで 構成され ている。

セル・アレー(図示せず)に信号を出力するためのワード線50~60が平行に形成されている。 昇圧信号線100及び200が、ワード線50~60に対し直角に形成されている。

二つの昇圧信号線100及び200に挟まれた 領域に、ワード線50~60と平行に素子間分離 領域7、7″が形成されている。素子間分離領域7、7″で分離され、ワード線50 ~60に対し平行に設けられた素子領域88′、 9、9′内に、ワード・ドライバ1~6は、それが れている。各ワード・ドライバ1~6は、それが れが形成されたMOSFETで構成された 域が形成されたMOSFETで構成された

素子領域8、8′内には、ドライバ2、ドライバ3、ドライバ6が形成されている。ドライバ2は、昇圧信号線100のワード線活性化信号を入力するドレイン領域32と、ゲート電極80、及

素子領域9、9´内には、ドライバ1、ドライバ4、ドライバ5が形成されている。ドライバ1は、昇圧信号線200のワード線活性化信号を入力するドレイン領域38と、ゲート電極86、及びワード線52とワード線コンタクト14により接続されたソース領域23で構成され、ドライバ4は、昇圧信号線200のワード線活性化信号を

入力するドレイン領域42と、ゲート電極88、 及びワード線56とワード線コンタクト11により接続されたソース領域24で構成され、ドライバ5は、昇圧信号線200ワード線活電極90、大力するドレイン領域42と、ゲート15に及びワード線60とワード線コンタクト15により接続されたソース領域25で構成されている(第11図参照)。

()

昇圧信号線200に接続されているドレイン領域42は、ドライバ4及びドライバ5で共通に使用されている。

各ワード線50~60は昇圧信号線100上方のセル・アレー(図示せず)に接続されている。

第9図中、昇圧信号線200下方にデコーダ (図示せず)が設けられている。

ドライバ1のゲート電極86とドライバ2のゲート電極80は、デコーダからの信号線70に共通接続されている。ドライバ3のゲート電極82とドライバ4のゲート電極88は、デコーダからの信号線72に共通接続されている。ドライバ5

のゲート電極90とドライバ6のゲート電極84は、デコーダからの信号線74に共通接続されている。

以上のようにドライバ回路を構成することにより、1つのデコーダでワード線2本を制御することができる。この1デコーダで使用されるドライバが占有する幅を1デコーダ・ピッチとする。従って、1デコーダ・ピッチを短縮できれば素子の微細化が可能である。

[発明が解決しようとする課題]

()

3及びドライバ4のソースードレイン間耐圧が低 下するという問題を生じる。

逆に、ドライバ3及びドライバ4のゲート長を 昇圧信号線100及び200の電圧に対して十分 大きくとると、素子分離領域7の1デコーダ・ピッチ方向の幅が昇圧信号線100及び200の素子 に対して十分に確保できないことになり、素子 間耐圧が低下する。このとは、素子の信頼となり微細化が進むにつれてさらに深 刻となる。

本発明の目的は、ソースードレイン間耐圧及び素子間耐圧の低下を防止しつつ、信頼性が高く、集積度の優れた半導体記憶装置を提供することにある。

[課題を解決するための手段]

上記目的は、第1のワード線と、前記第1のワード線と平行に設けられた第2のワード線と、前記第1のワード線及び第2のワード線に対し直交する方向に設けられたワード線活性化信号供給線

[作用]

 $(\hat{ })$

本発明によれば、ソースードレイン間耐圧及び素子間耐圧の低下を防止しつつ、信頼性が高く、 集積度の優れた半導体記憶装置を実現できる。

[実施例]

本発明の第1の実施例による半導体記憶装置を 第1図乃至第5図を用いて説明する。

第1図は本発明の第1の実施例による半導体記憶装置のワード・ドライバの平面図、第2図は本発明の第1の実施例による半導体記憶装置のワード・ドライバのAーA断面図、第3図は本発明の第1の実施例による半導体記憶装置のワード・ドライバのBーB断面図である。

本実施例のワード・ドライバは、ワード・デコーダに対してプリ・デコードされたワード線活性 化信号を用いるため2つの昇圧信号線100及び 200を設けたワード・ドライバである。

セル・アレー(図示せず)に信号を出力するためのワード線50~60がそれぞれ平行に形成されている。ワード線50~60に対し直角に昇圧信号線100及び200が形成されている。

二つの昇圧信号線100及び200のほぼ中間 に、ワード線50~60に対し直交する方向に素 子間分離領域7が形成されている。素子間分離領域7と昇圧信号線100の間に素子領域8が形成されている。素子間分離領域7と昇圧信号線200間に素子領域9が形成されている。

素子領域 8 内には、ドライバ 2 、ドライバ 2 ´、ドライバ 3 、ドライバ 5 ´、ドライバ 6 、ドライバ 6 、ドライバ 6 、ドライ

ドライバ2は、昇圧信号線100のワード線活性化信号を入力するドレイン領域30と、ゲークで電極80、及びワード線50とワード線50とフード線50とのサード線がでは、昇圧信号線100のワード線がでは、昇圧信号線100のワード線がでは、昇圧信号線100のワード線がでは、昇圧信号線100のワード線がでは、インを開放30とのでは、カウトがでは、カウトがではないでは、カウトがでは、カウトがでは、カウトがでは、カウトがでは、カウトがでは、カウトがでは、カウトがでは、カウトがでは、カウトがでは、カウトがでは、カウンジスタを構成している。

ドライバ3は、昇圧信号線100のワード線活性化信号を入力するドレイン領域32と、ゲート電極82、及びワード線54とワード線コンタク

ト10により接続されたソース領域21で構成され、ドライバ3 は、昇圧信号線100のワード線活性化信号を入力するドレイン領域34と、ゲート電極83、及びワード線54とワード線コンククト10により接続されたソース領域21で構成され、ドライバ3とソース領域21を共通にする一組のトランジスタを構成している。

ドライバ6は、昇圧信号線100のワード線活性化信号を入力するドレイン領域34と、ゲーク、世極84、及びワード線58とワード線300円・クラックでは、カウンのは、カウンののでは、カウンジスタを構成している。

昇圧信号線100に接続されているドレイン領域32は、ドライバ2′及びドライバ3で共通に使用され、ドレイン領域34は、ドライバ3′及

びドライバ 6 で共通に使用されている(第 2 図、 第 3 図参照)。

素子領域 9 内には、ドライバ 1 、ドライバ 1 ´ ドライバ 4 、ドライバ 4 ´ 、ドライバ 5 、ドライ バ 5 ´ が形成されている。

ドライバ1は、昇圧信号線200のワード線活性化信号を入力するドレイン領域38と、ゲータのでのでのできると、及びワード線52とワード線52を開域200で構成と、力力では、昇圧信号線200のとは、月間域40とでは、月間域40とでは、月間域40とでは、月間域40とにより接続されたが10を表がフード線52との接続といる。

ドライバ4は、昇圧信号線200のワード線活性化信号を入力するドレイン領域40と、ゲート電極88、及びワード線56とワード線コンタクト11により接続されたソース領域24で構成され、ドライバ4′は、昇圧信号線200のワード

線活性化信号を入力するドレイン領域42と、ゲート電極89、及びワード線56とワード線コンタクト11により接続されたソース領域24で構成され、ドライバ4とソース領域24を共通にする一組のトランジスタを構成している。

ドライバラは、昇圧信号線200のマード線活性化信号を入力するドレイン領域42とのフード線60と、カカワード線60とのアード線60とのアード線60とのアード線60とのアード線60とのでは、月上では15により接続された月によりでは、月上によりでは、月上によりでは、月上によりでは、カウーによりでは、カートのでは、カートのでは、カートのでは、カートのでは、カースのでは、カースのでは、カースのでは、カースのでは、カースのドランジスタを構成している。

昇圧信号線200に接続されているドレイン領域40は、ドライバ1′及びドライバ4で共通に使用され、ドレイン領域42は、ドライバ4′及びドライバ5で共通に使用されている(第2図、第3図参照)。

各ワード線は昇圧信号線100上方のセル・アレー(図示せず)に接続されている。

()

第1図中、昇圧信号線200下方にデコーダ (図示せず)が設けられている。

ドライバ2のゲート電極80とドライバ1のゲート電極86とが接続され、ドライバ2′のゲート電極81とドライバ1′のゲート電極87とが接続され、これら2本のゲート電極はデコーダからの信号線70に共通接続されている。

ドライバ3のゲート電極82とドライバ4のゲート電極88とが接続され、ドライバ3′のゲート電極83とドライバ4′のゲート電極89とが接続され、これら2本のゲート電極はデコーダからの信号線72に共通接続されている。

ドライバ6のゲート電極84とドライバ5のゲート電極90とが接続され、ドライバ6′のゲート電極85とドライバ5′のゲート電極91とが接続され、これら2本のゲート電極はデコーダからの信号線74に共通接続されている。

本実施例は1/2プリデコードであるので、例

えば一組のワード線54と56を制御するために必要な1デコーダ・ピッチは、ドレイン領域32 とドレイン領域34間又は及びドレイン領域40 とドレイン領域42間の長さとなる。

 $\langle \cdot \rangle$

第4図の等価回路を用いて、本実施例の半導体 記憶装置の動作を説明する。

本等価回路は、ドライバ回路に n チャネル M O S トランジスタを用いて構成したワード・ドライバ及びデコーダ回路である。本等価回路は、1 デコーダで2 本のワード線を制御する1 / 2 プリデコードであり、例として一組のワード線54と56 を制御するために必要な1 デコーダ・ピッチ内の回路を説明する。

昇圧信号線100のワード線活性化信号を入力する n チャネルトランジスタ Q 3 にワード線 5 4 が接続され、昇圧信号線200のワード線活性化信号を入力する n チャネルトランジスタ Q 4 にワード線 5 6 が接続されている。 n チャネルトランジスタ Q 4 がドライバ 4 及し、n チャネルトランジスタ Q 4 がドライバ4 及

びドライバ4′に対応している。

nチャネルトランジスタQ3のゲート電極は、 nチャネルトランジスタQ4のゲート電極と接続 され、デコーダ部(図中破線内)のかったでは、 310を介してインバータ300に接続ートいる。 nチャネルトランジスタ306のゲート電極 と接続され、デコーダ部のインバータ301を介 してインバータ300に接続されている。

インバータ300は、nチャネルトランジスタ 303及びpチャネルトランジスタ307に接続 されている。

nチャネルトランジスタ303のゲート電極にはプリ・デコーダ(図示せず)からの信号A0が入力され、nチャネルトランジスタ303と直列に接続されたnチャネルトランジスタ304のゲート電極にはプリ・デコーダからの信号A1が入力される。pチャネルトランジスタ307のゲート電極にはリセット信号/Rが入力される。

インバータ300のnチャネルトランジスタ3

03側にpチャネルトランジスタ308のドレインが接続され、インバータ300のカットゲート310側がpチャネルトランジスタ308のゲート電極に接続されている。

アクセスすべきメモリ・セルのメモリ・アドレスで位3ビットより上位のビットはデコーダ手前のプリデコーダ(図示せず)でデコードされてアーダ部の入力AO、A1は、メモリ・アドレスの下位2ビット目及び3、Q4を駆動するための昇圧信号は、メモリ・アドレスの最下位に対応している。

入力信号AO、A1の両方にHレベル信号が入力されたときのみ、ワード線54とワード線56の組が選択され、昇圧信号線100又は昇圧信号線200のワード線活性化信号のどちらか一方がHレベルになることにより、ワード線56のどちらか一方が選択される。

すなわち、入力信号AO、A1の両方がHレベ

ルになると、 n チャネルトランジスタQ3及び n チャネルトランジスタQ4のゲート電極はHレベ ルになり、nチャネルトランジスタ305及び n チャネルトランジスタ306のゲート電極はLレ ベルになる。このとき昇圧信号線100のワード 線活性化信号がHレベルになるとnチャネルトラ ンジスタQ3がオンしているのでワード線54が H レベルに選択される。昇圧信号線100と20 0 はメモリ・アドレスの最下位ビットに対応して いるので昇圧信号線100のワード線活性化信号 がHレベルの場合は昇圧信号線200はLレベル となり、nチャネルトランジスタQ4はオンして いるが、ワード線56はLレベルとなる。昇圧信 号 線 1 0 0 の ワ ー ド 線 活 性 化 信 号 が L レ ベ ル の 場 合は、昇圧信号線200のワード線活性化信号は Hレベルとなり、nチャネルトランジスタQ4を 介してワード線56が選択される。このようにし て、目的のメモリ・セルが選択される。

:)

本実施例におけるドライバはpチャネル M O S トランジスタを用いて構成することもできる。ド ライバにpチャネルMOSトランジスタを用いた 場合の等価回路を第5図を用いて説明する。

本等価回路は、ドライバ3、3′、4、4′に pチャネルMOSトランジスタを用いて構成した ワード・ドライバ及びデコーダ回路である。

昇圧信号線100のワード線活性化信号が入力される p チャネルトランジスタ Q 3 にワード線 5 4 が接続され、昇圧信号線200のワード線活性化信号が入力される p チャネルトランジスタ Q 4 がドライバ 4 及びドライバ4 た対応している。

PチャネルトランジスタQ3及び nチャネルトランジスタ305のゲート電極は、PチャネルトランジスタQ4及び nチャネルトランジスタ306のゲート電極と接続され、レベルシフタ部のCMOS回路に接続されている。レベルシフタ部のCMOS回路は、nチャネルトランジスタ401及びPチャネルトランジスタ403で構成され、

PチャネルトランジスタQ3、Q4のワード線活性化信号と同一の電圧をゲート電極に供給する。 Pチャネルトランジスタ403とPチャネルトランジスタ402は昇圧電源400と接続されている。Pチャネルトランジスタ402及びCMOS 回路は310を介してデコーダ部のインバータ30に接続されている。

インバータ300は、nチャネルトランジスタ 303及びpチャネルトランジスタ307に接続 されている。

nチャネルトランジスタ303のゲート電極にはプリ・デコーダ(図示せず)からの信号A0が入力され、nチャネルトランジスタ303と直列に接続されたnチャネルトランジスタ304のゲート電極にはプリ・デコーダからの信号A1が入力される。pチャネルトランジスタ307のゲート電極にはリセット信号/Rが入力される。

インバータ300のnチャネルトランジスタ3 03側にpチャネルトランジスタ308のドレイ ンが接続され、インバータ300のカットゲート 3 1 0 側が p チャネルトランジスタ 3 0 8 の ゲート電極に接続されている。

本実施例によれば、1デコーダ・ピッチ中にワード線と平行に存在していた素子間分離領域を無くするとができ、また従来1デコーダ内でード線と直交する方向に2個存在してかる。従ワーはコーダ・ピッチ方向の幅に余裕ができる。 デコーダ・ピッチ方向ができ、アードライバのゲート長を必要十分なだけ確保する。 ことができる。

また、ワード線に対し直角方向に素子間分離領域を形成するので、素子間分離領域の幅を広く形成しても、デコーダ・ピッチの幅が広がることもない。

本発明の第2の実施例による半導体記憶装置を 第6図を用いて説明する。

本実施例は、第1の実施例における各ドライバのゲート電極の形状を変更したことに特徴を有する。

すなわち、対となってトランジスタを構成して

いるドライバ1~6及び1´~6´の各ゲート電極80~91の終端を各々接続し、各ゲート電極80~91で各ソース領域20~25のワード線コンタクト10~15の周囲を取り囲むような形状にしたものである。

こうすることにより、2つの昇圧信号線100 と200の間隔についても、より短縮することが できる。

本発明の第3の実施例による半導体記憶装置を 第7図及び第8図を用いて説明する。

第7図は本発明の第3の実施例による半導体記憶装置のワード・ドライバの平面図、第8図は本発明の第3の実施例による半導体記憶装置の等価回路図である。

本実施例は、昇圧信号線を用いたプリデコードを行うことなく、1本のワード線に対して1つのデコーダを設けた場合のワード・ドライバであることを特徴とする。

本実施例のワード・ドライバは、pチャネル M OSトランジスタで構成されている。 第7図中、外部電源220上方に設けられたセル・アレー(図示せず)に信号を出力するワード線50~60がそれぞれ平行に形成されている。ワード線50~60に対し直角に外部電源220が形成されている。

外部電源220を介してセル・アレーの反対側に、ワード線50~60に対し垂直方向に形成された素子間分離領域7を挟んで素子領域8と素子領域9が形成されている。

素子領域 8 内には、ドライバ 2 、ドライバ 2 ´、ドライバ 3 、ドライバ 3 ´、ドライバ 6 、ドライバ 6 、ドライバ 6 、ドライバ 6 、 が形成されている。

ドライバ2は、外部電源220に接続されたソース領域30′と、ゲート電極80、及びワード線50とリード線コンタクト12により接続されたドライン領域20′で構成されたソース領域30′に接続なワード線50とイン領域20′で構成され、ドライバ2とドレイン領域

20′を共通にする一組のトランジスタを構成している。

ドライバ3は、外部電源220に接続されたソース領域32′と、ゲート電極82、及びワード線54とワード線コンタクト10により接続されたドライン領域21′で構成されたソース領域34 は、外部電極83、及びワード線54とアード線コンタクト10により接続されたドレイの領域21′で構成され、ドライバ3とドレイン領域21′を共通にする一組のトランジスタを構成している。

ドライバ6は、外部電源220に接続されたソース領域34′と、ゲート電極84、及びワード線58とワード線コンタクト13により接続されたドライが6と、外部電源220に接続されたソース領域20に接続されたソート電極85、及びワード線58とフード線コンタクト13により接続されたドレイン領域22′で構成され、ドライバ6とドレイン領域

22′を共通にする一組のトランジスタを構成している。

外部電源 2 2 0 に接続されたソース領域 3 2 ′は、ドライバ 2 ′及びドライバ 3 で共通に使用され、ソース領域 3 4 ′は、ドライバ 3 ′及びドライバ 6 で共通に使用されている。

素子領域 9 内には、ドライバ 1 、ドライバ 1 ´ ドライバ 4 、ドライバ 4 ´ 、ドライバ 5 、ドライ バ 5 ´ が形成されている。

で構成され、ドライバ5とドレイン領域25´を 共通にする一組のトランジスタを構成している。

接続線46を介して外部電源220に接続されたソース領域40′は、ドライバ1′及びドライバ4で共通に使用され、ソース領域42′は、ドライバ4′及びドライバ5で共通に使用されている。

各ワード線は外部電源220上方のセル・アレーに接続されている。

第7図中、素子領域9下方にデコーダ(図示せず)が設けられている。

接続されている。

本実施例のワード・ドライバはプリデコードを 行わないので、例えば第1の実施例における1デ コーダ・ピッチの幅は、本実施例においては2デ コーダ・ピッチ分の幅となる。

第8図の等価回路を用いて、本実施例の半導体記憶装置の動作を説明する。

本等価回路は、各ドライバにpチャネルMOSトランジスタを用いて構成したワード・ドライバ及びデコーダ回路である。本等価回路は、プリデコードを用いない1デコーダで1本のワード線を制御する1デコーダ・ピッチ分の回路である。

外部電源220のワード線活性化信号が入力されるpチャネルトランジスタQ3にワード線が接続されている。pチャネルトランジスタQ3が各ドライバに対応している。

p チャネルトランジスタQ3のゲート電極は、 n チャネルトランジスタ305のゲート電極と接続され、デコーダ部(図中破線内)のインバータ302及びインバータ302を介してn チャネル トランジスタ303及びpチャネルトランジスタ 307に接続されている。

n チャネルトランジスタ303のゲート電極にはプリ・デコーダ(図示せず)からの信号A0が入力され、n チャネルトランジスタ303と直列に接続されたn チャネルトランジスタ304のゲート電極にはプリ・デコーダからの信号A1が入力される。p チャネルトランジスタ307のゲート電極にはリセット信号/Rが入力される。

インバータ300のnチャネルトランジスタ3 03側にpチャネルトランジスタ308のドレインが接続され、インバータ300のインバータ3 02側がpチャネルトランジスタ308のゲート 電極に接続されている。

アクセスすべきメモリ・セルのメモリ・アドレス下位2ビットより上位のビットはデコーダ前段のプリデコーダ(図示せず)でデコードされている。デコーダ部の入力A0、A1は、メモリ・アドレスの最下位ビット及び下位2ビット目に対応している。

入力信号AO、A1の両方にHレベル信号が入力されたときのみ、本回路のワード線が選択される。

入力信号AO、A1の両方がHレベルになると、 pチャネルトランジスタQ3及びnチャネルトランジスタ3O5のゲート電極はレレベルになる。 従って本回路のワード線はHレベルになり目的のメモリ・セルが選択される。

本発明は上記実施例に限らず種々の変形が可能である。

例えば、本実施例は1/2プリデコードの場合 で説明したが、1/4プリデコード等でも実現す ることができる。

[発明の効果]

以上の通り、本発明によれば、ワード・ドライバを狭いデコーダ・ピッチの中に十分な信頼性を もってレイアウトすることができ、半導体記憶装 置の高集積化に寄与する。 4. 図面の簡単な説明

第1図は本発明の第1の実施例による半導体記憶装置のワード・ドライバの平面図、

第2図は本発明の第1の実施例による半導体記憶装置のワード・ドライバのA-A断面図、

第3図は本発明の第1の実施例による半導体記憶装置のワード・ドライバのB-B断面図、

第4図は本発明の第1の実施例による半導体記憶装置の等価回路図、

第5図は本発明の第1の実施例による半導体記憶装置の等価回路図、

第6図は本発明の第2の実施例による半導体記憶装置のワード・ドライバの平面図、

第7図は本発明の第3の実施例による半導体記憶装置のワード・ドライバの平面図、

第8図は本発明の第3の実施例による半導体記憶装置の等価回路図、

第9図は従来の半導体記憶装置のワード・ドライバの平面図、

第10図は従来の半導体記憶装置のワード・ド

ライバのA-A断面図、


第11図は従来の半導体記憶装置のワード・ドライバのB-B断面図 である。

図において、


- 1~6…ドライバ
- 1′~6′…ドライバ
- 7、7′、7″…素子間分離領域
- 8、9…素子領域
- 8′、9′…素子領域
- 10~15…ワード線コンタクト
- 20~25…ソース領域
- 20′~25′…ドレイン領域
- 30~44…ドレイン領域
- 30~~44~…ソース領域
- 4 5 ~ 4 8 … 接 続 線
- 50~60…ワード線
- 61~66…信号線
- 67~69…信号線コンタクト

- 70~74…信号線
- 80~91…ゲート電極
- 100…昇圧信号線
- 200…昇圧信号線
- 2 2 0 … 外部電源
- 300~302…インバータ
- 303~306… n チャネルトランジスタ
- 307、308…pチャネルトランジスタ
- 310…カットゲート
- .400…昇圧電源
 - 401…nチャネルトランジスタ
 - 402、403…pチャネルトランジスタ

出願人 富 士 通 株 式 会 社代理人 弁理士 北 野 好 人




本発明の第1の実施例による半導体記憶装置のワード・ドライバの平面図



第1の実施例による半導体記憶装置のワード・ドライバのA-A断面図


第2図




第1の実施例による半導体記憶装置のワード・ドライバのB-B断面図

第3図

300~301…インバータ 303~306…nチャネルトランジスタ 307、308…pチャネルトランジスタ 310…カットゲート




本発明の第1の実施例による半導体記憶装置の等価回路図




本発明の第1の実施例による半導体記憶装置の等価回路図

第5図 400…昇圧電源 401…nチャネルトランジスタ 402、403…pチャネルトランジスタ



本発明の第2の実施例による半導体記憶装置のワード・ドライバの平面図


第6図



45~48…接続線 67~69…信号線コンタクト 61~66…信号線 220…外部電源

本発明の第3の実施例による半導体記憶装置のワード・ドライバの平面図


第7図



302---インバータ

本発明の第3の実施例による半導体記憶装置の等価回路図


第8図



従来の半導体記憶装置のワード・ドライバの平面図


第9図

7′, 7°····素子間分離領域 8′, 9′···素子領域 20′~25′···ドレイン領域 32′~42′···ソース領域



従来の半導体記憶装置のワード・ドライバのAーA断面図

第10図



従来の半導体記憶装置のワード ドライバの B-B 断面図

第11図

代理人 并理士 北野 好人